# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 04-004608

(43) Date of publication of application: 09.01.1992


(51)Int.Cl. **H03K 17/687** 

H03K 17/56

(21)Application number: **02-106239** (71)Applicant: **SHARP CORP** 

(22)Date of filing: 20.04.1990 (72)Inventor: YOSHIDA AKIO

## (54) DRIVING CIRCUIT FOR VOLTAGE DRIVEN ELEMENT



### (57)Abstract:

PURPOSE: To constitute the driving circuit of a monolithic IC by connecting both current pull-in switching elements charging an input capacitance and discharging the charged charge therein in series between power supplies, and supplying a current turning on both the drive switching elements alternatively to the elements. CONSTITUTION: When an input transistor(TR) Q1 is interrupted, a constant current from a constant current circuit IB flows to a base of a TR Q2, which is energized and other output TR Q3 is interrupted. Thus, a base current flows to a

current supply TR Q4, which is turned on and a gate input capacitance of a MOS field effect TR F is momentarily charged from a DC power supply VCC. On the other hand, when the TR Q1 is energized, the operation is reverse to above, the charge stored in the gate input capacitance of the TR F is momentarily discharged and the TR F is interrupted. Thus, power loss at the output stage is decreased and heat dissipation is less attended therewith, then the IC is integrated into a miniature package.

### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩日本国特許庁(JP)

① 特許出願公開

#### 平4-4608 ◎ 公 關 特 許 公 報 (A)

®Int. Cl. ீ

識別配号

序内整理番号

**愈**公陽 平成 4 年(1992) 1 月 9 日

H 03 K

D 9184 - 5.1

H 03 K 17/687

審査請求 未請求 請求項の数 1 (全4頁)

総発明の名称。 電圧駆動型素子の駆動回路

> 釰桍 廊 平2-106239

22年 爾 平2(1990)4月20日

②発 明 者 1 调生

大阪府大阪市阿倍野区長池町22番22号 シャーブ株式会社

シャープ株式会社 ⑪出 颐 人

大阪府大阪市阿倍野区長池町22番22号

196代 19年 人 弁理士 荫田

#### 餌 細

- 1、 発明の名称 電短驅動型素子の駆動團路
- 2. 特許誘求の範囲
- (1) MOS型電界効果トランジスタやMOSゲー トバイポーラトランジスタ等の電圧駆動型素子の 駆動迎路において、前記電駐駆動型素子のゲート 等の入力容量を充電する電流供給用スイッテング 業子およびその充電電荷を放電させるための電流 引き込み用スイッチング素子を電源間に直列接続 し、この両スイッチング素子に対し並列に且つ電 源間に歐列接続した2種の駆動用スイッチング索 子の接続点を、前額電流供給用スイッチング素子。 および電流引き込み用スイッチング震子の各々の 副御端子に、これらを挺一的にオンするよう接続。 し、この両駆動用スイッチング素子に対しこれら をオンさせる電流を択一的に供給する電流供給回 路を備えたことを特徴とする電圧駆動型業子の駆 動回路。
- 3. 強明の詳細な説明

#### <産業上の利用分野>

本発明は、MOS型電界効果トランジスタやMOS ゲートバイポーラトランジスク等の電圧駆動型器 子を駆動するための駆動描路に関するものである。。 <従来の技術>

斯かる健康の電圧駆動型業子の一般的な駆動圏 路を、MOS製製料効果トランジスタの場合を示 した第2圏に基づいて統男する。破線で遡った部 分が駆動腳路であり、制御端子Cの制御循導によ り入力トランジスタQ1がしゃ断状態になった場 合、定職流回路Ⅰ。の定電波が一方の出力トラン ジスタQ2のベースに流れ込んで絞トランジスタ Q2が導通状態となり、他方の出力トランジスタ Q3がしゃ断状態となる。従って、直流電源Vcc から電波
関限用抵抗 R 2、出力トランジスタ Q 2、 ダイオードDおよび保護用抵抗R3を通じてMOS 型電界効果トランジスタドのゲート人力容量が瞬 時に寛電され、このゲートに所定値以上の正電圧 が細胞された時にMOS翼電界効果トランジスタ アが導通状態となる。

#### 特開平4-4608(2)

一方、入力トランジスタQ!が準通状態になった場合、定電強即隊」。の定電流が入力トランジスタQ3のスクQ1を適じて他方の出力トランジスタQ3が改進状態となり、一方の出力トランジスタQ2がしゃ新状態となる。従って、M〇3型電視が他方の出力トランジスタQ3を通じて瞬時に数電され、M〇3型電界効果トランジスタアがしゃ断状態となる。 での対象果トランジスタQ3にベース電流を流すための抵抗である。

#### <発明が解決しようとする課題>

ところで、前記駆動回路では、MOS型電界効果トランジスタドのゲート入力容量の電荷の充電 および放電を瞬時に行うために、充・放電の各部 流値を大きく設定する必要がある。即ち、出力トランジスタを2、なるの各々の導通を完全なショート状態とする必要がある。そのため、各出力トランジスタを2、なるにベース電波を供給する定電流回路!4の定電流運を大きく設定しなければ ならない。例えば、ゲート入力容量の定・放電電流を 8 0 0 m A、各出力トランジスタ Q 2 、Q 3 の 5 12を 5 0 とそれぞれすると、定電波回路 J 。 の定電流値を比較的火きな 1 0 m A に設定しなければならない。従って、M C 5 型電界効果トランジスタ P がしゃ断状態または夢通状態を保持する定常時における駆制圏路沿体の消費電波が大きくなり、また、電源電圧が高い場合には電力損失が大きくなるので、それに伴って放然も火きくなり、素子のパッケージを小さくできない問題がある。

しかも、トーテムボール構成となった出力段のトランジスタ Q 2。 Q 3 およびダイオード D として、容量の大きなものを用いる必要があり、駆動回路をモノリシック I C に構成できない欠点もある。

本発明は、このような従来の問題点に鑑みてなされたものであり、素子の過度時に完放電を瞬時に行ない得る構成としなからも、素子の定常時の消費電流を大幅に個減して小型のパッケージに組み込むことができ、モノリシックトC化すること

## もできる電圧駆動型素子の駆動回路を提供するこ とを技術的課題とするものである。

### <課題を解決するための事験>

本発明は、上記した課題を建成するための技術 的手段として、電圧駆動型業子の駆動回路を以下 のように精液した。即ち、MOS愛電界効果トラ ンジスタやMOSゲートバイポーラトランジスタ 等の電圧駆動型業子の駆動回路において、満記電 運駆動型素子のゲート等の入力容量を充電する電 抗供給用スイッチング類子およびその充電電積を 敵電させるための電流引き込み用スイッチング素 子を電源間に直列接続し、この両スイッチング紫 子に対し並列に良つ電源間に直列接続した2個の 駆動用スイッチング素子の接続点を、新鼬電漫供 給用スイッチング案子および電流引き込み用スイ ッチング素子の各々の制質薬子に、これらを摂一 的にオンするよう接続し、この両駆動用スイッチ ング素子に対しこれらをオンさせる電流を訳一的 に供給する電流供給回路を備えたことを特徴とし て構成されている。

#### <作用>

一方、電波供給回路からの電波供給により他方の駆動用トランジスタが導通状態になった場合、このトランジスタで電流供給回路からの電流が電流増幅されて電流引き込み用トランジスタのベース電流となり、このトランジスタが構通状態となる。従って、MOS型電界効果トランジスタのゲ

### 特期平4-4608(3)

ート入力容量に蓄積されていた電場が電流引き込み用トランジスタを適じて瞬時に放電され、MOS型電界効果トランジスタミがしゃ撕铁態となる。この駆動回路では、電流供給回路からの電流でもれぞれまン状態の駆動用トランジスタで電流が、出力股の電流供給用トランジスタが電流引き込み用トランジスタの各々ので、電流となるので、電流供給回路からの電流値を小さくしても、MOS型電解効果トランジスタを

#### <実盤類>

以ぞ、本発明の好ましい一実施例について圏面 を参照しながら詳細に説明する。

麟時に充・放徽させることができる。

本発明の一実施例を示した築1回において、第 2 図と同一若しくは実質的に同等のものには関一 の特号を付してその説明を省略する。そして、ゲート入力容量の充電用としてのNPN嬰の電流供 給用トランジスタQ4と、その谐積電荷の数電用 としてのPNP製の電流引き込み用トランジスク Q5を付加し、この両トランジスタQ4、Q5を、 高電位の商流電源Veceと接触端子GNDとの間に 抵抗RSを介して直列接続し、両トランジスクQ4. Q5の各ペースの共通接続点を、抵抗R2、トランジスクQ2、グイオードDおよびトランジスク Q3からなる第2図と同様のトーチムボール構成 の出力端に接続し、両トランジスクQ4、Q5の 各ペースの共通接続し、改工ミックの共通 接続点を出力端子Voに導出した構成においての み第2図のものと相違する。

次に、識記実施務の作用について総明する。制御端子Cの制御信号により入力トランジスタの記がしゃ断状態になった場合、定電流回路IIの定電流がトランジスタの2が導過状態となり、他方の出力トランジスタの3がしゃ断状態となる。従ってンジスタの2がよびダイオードDを通じて電波トランジスタの4にベース電流が流れて該トランジスタの4がオンとなり、直流電源Vichから抵抗

## R 5、トランジスタQ4および保護用抵抗R3を 適じてMOS製電異効果トランジスタFのゲート 入力容量が瞬時に発電され、このゲートは所定値 駅上の距電圧が印加された時にMOS型電界効果 トランジスタFが導通状態となる。

この駆動回路では、定電流回路 1 aの定電波を それぞれオン状態のトランジスタ Q 2 、 Q 3 で電 液増幅した電流が、出力数の電流供給用トランジスタQ4および電流引き込み用トランジスタQ5の各々のベース電流となるので、倒えば、ゲート入力を置の光・放電電流をの前域と同様に500mmを分とし、、各トランジスタQ2~Q5のAreを50人とそれぞれすると、定電流回路トラの定電流値を0、2mA機関に関連して、定電流のと型電界効果トランジスタアの過度時の光・放電を瞬時に行わずことができる。従って、定常時の回路の消費電流が第2関のものに出し大幅に低級する。

商、本発明は前記説明並びに図面の内容にのみ限定されるものではなく、請求の範囲を逸賊しない限り種々の変形餌をも包含し得る。例えば、近れまちなりなかとであれても数に除外しても機能上、オードりと抵抗R4とを表に除外しても機能上、、の題がない。更に、前記実施例で出力段のトランものとなる。自動を表れているのは、誤動作することなく訳ー的にオンさせる目的のためのみであり、他の回路構成を用いてもよい。

特閒平4-4608(4)

V cc···直流電源

]。… 定電流圖路(電流供給圓路)

<難明の鉤果>

以上のように本発明の電圧駆動型繋子の駆動回路によると、回路の定常等の消費電流を大幅に低機できるので、出力段の電力損失が少くなり、それに伴って放熱も少くなるので小型のパッケージに組み込むことができ、容量の小さなデバイスを用いられることによりモノリシック!C化することもできる。

4. 図頭の簡単な説明

第1図は本発頻の一実施例の電気関略図、 第2図は従来例の電気回路圏である。

F…MOS型電界効果トランジスタ

(電圧駆動型素子)

Q 2 . Q 3 … 駆動用トランジスタ

(駆動用スイッチング素子)


Q4…電流供給用トランジスタ

Q5…電流引き込み用とランジスタ

(電流供給用スイッチング素子)

(電流引き込み用スイッチング素子)

特 許 出 顧 人 シャープ株式会社 代 理 人 弁理士 西田 新



-44-

1 of 1